Это стало возможным
благодаря снятию ограничения входного буферного каскада, транзисторы
которого выходили из активного режима работы, однако схемотехническое
решение требует малого сопротивления, включенного параллельно
неинвертирующему входу (например это условие выполняется при согласовании
линии на 50 или 75 Ом). При согласовании линии на 50 Ом скорость
нарастания при Av=+2 составляет более 3600 В/мкс
для положительного скачка напряжения, и 2500 В/мкс для отрицательного
скачка напряжения. Улучшение параметров
n-p-n транзисторов, теоретически, может
позволить выровнять скорость нарастания как для положительного, так и для
отрицательного скачка напряжения на уровне более 3600 В/мкс.
Данное схемотехническое решение позволяет повысить скорость
нарастания только
для схем с напряжением питания ± 15 В, и незначительно снижает скорость
нарастания схем с напряжением питания ± 5 В. По этой причине, возможно,
схемы группы "Б" не будут производиться с данным схемотехническим
изменением.
Сейчас эти схемы находятся на стадии исследования, по его
результатам будет принято решение, о дальнейшей судьбе этой модификации.
Следите за новостями ...